인공 지능 (AI), 머신 러닝 (ML) 및 데이터 마이닝의 열풍에서 데이터 처리에 대한 우리의 욕구는 전례없는 인덱스 성장을 보여줍니다.이 전망에 직면 한 메모리 대역폭의 폭은 디지털 시대의 핵심 "동맥"이되었습니다.그 중에서도 DRAM (Doinamic Random Access Memory)로서 이중 데이터 전송 속도와 대역폭이 더 높은 DDR (Double Data Rate) 기술은 컴퓨터 성능의 향상을 크게 촉진했습니다.2000 년 1 세대 DDR 기술의 탄생에서 2020 년 DDR5에 이르기까지 각 세대의 DDR 기술은 대역폭, 성능 및 전력 소비와 같은 다양한 측면에서 크게 개선되었습니다.

오늘날 PC, 노트북 또는 인공 지능이든, 다양한 산업이 새로운 DDR5 시대로 이동하기 위해 가속화되고 있습니다.올해 Generation AI Market은 급성장하고 있으며, 대규모 모델 응용 프로그램에 사용되는 AI 서버는 DDR5에 대한 수요를 적극적으로 촉진했습니다.메모리 시장에 대한 수요가 회복되면서 메모리 칩 공급 업체는 올해 4 분기에 DDR5의 생산 능력을 보여주었습니다.

새로운 DDR5 시대가 도착했지만 일부 과제는 산업의 추가 발전을 방해했습니다.

DDR5 ERA : Ultra -High -Speed ​​Performance의 디자인 과제

2020 년 7 월, DDR5 메모리 기술 표준이 공식적으로 출시되어 메모리 기술이 새로운 장을 열었다 고 표시했습니다.DDR5는 더 높은 대역폭과 성능으로 광범위한 관심을 끌었습니다.이전 DDR4와 비교하여 DDR5의 가장 큰 장점은 전력 소비를 크게 줄이고 대역폭을 두 배로 늘렸다는 것입니다.특히 DDR5의 현재 릴리스 프로토콜의 가장 높은 비율이 도달했습니다. 6.4Gbps시계 주파수는 1.6GHz에서 3.2GHz에서 증가했습니다.

DDR5에 대한 자세한 내용을 살펴보면이 새로운 기술이 추가적인 기술적 과제를 가져 왔습니다.예를 들어, DDR5의 전원 공급 장치 전압은 DDR4에서 1.2V로 0.1V 감소하여 1.1V에 도달합니다. 더 낮은 전원 공급 장치 전압은 전력 소비를 줄이고 배터리 수명을 연장하지만 기술과 같은 기술 과제와 같은 몇 가지 기술적 과제를 가져옵니다. 기술적 과제와 같은 과제 (예 : 예 : 일부 기술적 과제) (예 : 일부 기술적 과제)과 같은 일부 기술적 과제 (예 : 일부 기술적 과제)과 같은 일부 기술적 과제 (예 : 일부 기술적 과제)과 같은 일부 기술적 과제와 같은 일부 기술 과제. 예를 들어, 일부 기술적 과제와 같은 기술적 과제와 같은 일부 기술적 과제는 노이즈로 인해 방해가 될 가능성이 높아서 전압 간의 노이즈 양이 더 어려워지기 때문에 신호 무결성이 더 어려워집니다. 신호 스위치 중 전압 사이는 적고 설계에 영향을 줄 수 있습니다.

DDR5의 또 다른 주요 변경 사항은 DDR4의 PMIC (Power Management Chip)이 마더 보드에 통합되는 방식과 다릅니다. DDR5는 전력 관리 IC (PMIC)를 마더 보드에서 DIMM (Dual -Column Direct Memory Module)으로 전송했습니다.이를 통해 전원 관리, 전압 조절 및 전력 시퀀스는 모듈의 저장 장치에 물리적으로 더 가깝게 가능하며, 이는 전원 공급 무결성 (PI)을 보장하고 PMIC 작동 방법의 제어를 향상시키는 데 도움이됩니다.

또한 총 데이터 비트 수가 변경되지 않은 상태로 유지되면 1 채널에서 2 채널까지 DIMM 채널의 수도 중요한 진행 상황입니다. 두 개의 좁은 채널 전송으로 데이터를 전송하면보다 효과적으로 생성 및 생성 할 수 있습니다. 신호 무결성을 향상시키기위한 시계 신호.

분명히, DDR5 표준의 개발은 또한 신호 무결성 문제를 고려했으며, 모듈로 PMIC를 전송하면 해당 이점을 발휘할 것입니다.그러나 설계자들은 여전히 ​​전원 공급 장치의 신호 무결성의 전반적인 효과를 고려해야합니다.위에서 언급 한 바와 같이, DDR5는 최대 6.4Gbps의 데이터 속도와 3.2GHz 시스템 클록 주파수를 갖습니다. 전력 노이즈는이 높은 속도 작동에서 더 명백한 문제를 일으킬 수 있으며, 이는 시스템 성능 및 안정성에 영향을 줄 수 있습니다.전력 무결성과 신호 무결성을 별도로 분석하면 전원 공급 장치의 노이즈 문제가 놓칠 수 있습니다.

따라서 DDR5의 성능을 완전히 플레이하려면 시스템의 모든 핵심 사항에는 전원 공급 장치의 영향에 대한 신호 무결성 분석을 위해 칩, 포장 및 PCB가 포함되어야합니다.그러나이 수준의 분석은 복잡한 작업입니다. 기본 컴퓨팅 플랫폼에 시뮬레이션 분석에 사용되는 하드웨어 및 소프트웨어 도구에 대한 요구 사항이 높습니다. 설계의 어려움과 복잡성.

DDR5, Cadence의 잠재력을 완전히 방출하십시오

2005 년 초, "전원 공급 장치의 영향을 고려한"개념은 처음으로 데뷔했습니다. 동시에 신호와 전원 노이즈를 분석 할 수있는 고급 신호 무결성 시뮬레이션 방법입니다 (그림 1).전원 공급 장치의 영향을 고려한 신호 무결성 솔루션은 반사, 스트링, 순차 및 기타 효과를 고려해야하며 해당 시뮬레이션 및 규칙 검사 기술을 갖추고 있어야합니다.전원 공급 장치의 영향을 고려하는 신호 무결성 시뮬레이션을 효과적으로 구현하려면 평면 및 신호의 상호 작용/커플 링이 발생하기 때문에 정기 검사 및 배선 후 분석 단계에서 수행해야한다는 점에 주목할 가치가 있습니다. 배선이 완료된 후.

따라서 전원 공급 장치의 영향을 고려하는 완전한 솔루션은 종종 제공되어야합니다.

l 신호 감쇠 및 전원 공급 장치를위한 빠른 검사 솔루션 세트

l 대형 회로의 시간 도메인 시뮬레이터 (여러 신호 네트워크 및 전원 네트워크의 결과)를 시뮬레이션 할 수 있습니다.

L 전원 네트워크 및 신호 네트워크 모델링

l 고 레벨 입력/출력 (I/O) 버퍼 모델링

그림 1 : 전원 공급 장치의 영향의 신호 무결성의 결과

시장의 많은 도구는 전원 공급 장치의 영향을 고려하는 기본 I/O 모델링 표준을 지원하지만 메모리 인터페이스 기술의 지속적인 개발과 함께 신호 무결성 도구에 대한 시장의 요구 사항도 증가하고 있습니다. PCB의 커플 링 신호, 전원 공급 장치 및 접지 신호는 드 rare니다.

이와 관련하여 EDA 시뮬레이션 분야의 주요 기업으로서 Cadence가 시작한 Sigrity X 기술은 DDR4 및 DDR5에 대한 전원 공급 장치의 영향에 대한 신호 무결성 분석을 제공합니다.

Sigrity X 기술은 칩, 포장 및 PCB에서 결합 신호, 전원 공급 장치 및 지상 신호의 정확한 추출을 실현할뿐만 아니라 반사, 손실, 밴드 및 SSO (동기 스위치 출력) 효과에 대한 효율적인 시뮬레이션을 만들 수 있습니다. 시간.Sigrity Technology를 사용하는 설계자는 트랜지스터 -레벨 모델을 전력의 영향을 고려하는 행동 적 레벨 IBIS 모델로 빠르게 변환 할 수 있으므로 몇 시간 내에 전원 공급 효과의 시뮬레이션을 고려하여 정확하고 효율적이며 포괄적으로 제공 할 수 있습니다. 원래의 원래 수를 단축시켜야합니다. 스카이 디자인주기.(그림 2)

그림 2 : PCB 및 IC 패키징을위한 케이던스 신호 무결성 및 전력 무결성 도구

Sigrity X Technology는 워크 플로를 단순화하고 설계 동기 시뮬레이션 및 최종 검증을위한 서명 레벨의 정확도를 제공합니다.각 설계 단계에서 신호, 전력 ​​및 열 문제를 해결하여 설계 팀과 분석 팀 간의 반복 횟수를 줄일 수 있습니다.디자이너는 고분비 시뮬레이션을 위해 드로잉 천의 설계에서 핵 레벨 엔진을 실행할 수 있으므로 분석 팀이 확인할 수있는 고품질 설계를 제공합니다.나중에 분석 팀은 Sigrity의 대규모 병렬 시뮬레이션 엔진을 사용하여 전체 시스템 시뮬레이션을 만들어 전체 "Chip-Packaging-PCB-Shell"이 설계 사양을 충족하고 서명을 준비 할 수 있도록했습니다.

이러한 장점으로 인해 Sigrity X는 DDR5 메모리 및 112G 인터페이스를위한 최상의 솔루션입니다.Golden Standard Interconnect 모델링은 SERDE (Serial/Solution) 분석의 시간 도메인 시뮬레이션 (회로 및 채널 시뮬레이션)을 결합하고 IBIS 알고리즘 모델링 인터페이스 (AMI)를 지원하여 케이던스 고유 한 장점을 제공하여 제공 할 수 있으며 계산서 서명을 제공 할 수 있습니다. 완전한 솔루션.

또한 Sigrity Xtractim 및 Clarity 3D Solver 기술을 함께 사용할 수있어 엔지니어는 커플 링 신호, 전원 공급 장치 및 접지 상호 연결 모델을 포함하는 완전한 포장 모델을 만들 수 있으며, 이는 포장 설계 및 패키지 특성을 효과적으로 구성하는 다양한 유형의 포장을위한 교합 상호 연결 모델을 만들 수 있습니다. 그 사이의 격차.

또한 Sigrity Systemsi 기술은 전원 공급 장치의 영향과 전원 공급 장치의 영향을 고려하는 상호 연결 모델에 빠르게 연결할 수있는 IBIS 모델을 지원합니다. 설계자는이 기술을 통해 최악의 상황을 신속하게 결정하고이를 다음과 비교할 수 있습니다. JEDEC 표준 DDR4/DDR5 인터페이스 (비트리스 코드 속도 요구 사항 포함)가 모든 관련 사양을 충족하는지 확인합니다.

그림 3은 전원 공급 장치의 영향을 고려한 검사 및 시뮬레이션 프로세스이며, 이는 전통적인 제약 조건 부동산 설계 프로세스와는 대조적입니다 (그림 4).전통적인 제약 드라이버의 설계 프로세스에는 주로 일판 배선, 제약 조건 형성, 규칙 검사 및 사후 이동 검증의 네 가지 부분이 포함됩니다.

그림 3 : Cadence는 전원 공급 장치의 영향에 대한 제약 제약 드라이버의 프로세스를 고려합니다.

대

그림 4 : 전통적인 제약 드라이버 설계 프로세스의 예

많은 현재 시뮬레이션 기술 중에는 신호 분석과 전력 분배 네트워크 (PDN) 사이에 종종 연결이 끊어지며 다른 단점이 있습니다.정상적인 상황에서, 향신료 모델의 복잡성에 따르면, 때때로 시간 도메인 시뮬레이션을 사용하여 정확한 저항/인덕턴스/커패시터 (RLC) 모델을 생성하며 때로는 이상적인 접지 평면을 가정합니다.이로부터 얻은 시간 도메인 모델은 시뮬레이션 추출의 간단한 주파수 응답을 기반으로합니다. 더 편리하지만 정확도 측면에서는 약간 불충분합니다. 더 높은 주파수의 경우 엔지니어는 혼합 해결 장치에 의해 생성 된 S 매개 변수를 사용합니다.

실제로, 제한된 차이 시간 도메인 (FDTD) 방법을 혼합 해결 장치와 결합하여 신호, 전원 공급 및 접지 라인으로 커버리지를 확장하는 효율적인 방법이 있습니다.

이 방법의 성공적인 연습 사례는 Cadence의 Sigrity Speed2000 엔진 도구입니다. 회로 배선, 전송 라인 및 전자기장 문제를 해결하기 위해 여러 솔루션의 출력을 통합하고 통합하며 다른 곳에서 데이터 및 전원/접지 평면 상호 작용을 더 잘 표시 할 수 있습니다. 타임스.FDTD 방법을 사용하여 IC 포장 및 PCB의 레이아웃을 분석하십시오.회로 설계의 추가 최적화를위한 중요한 참조 기반을 제공합니다.

최종 서명 단계에 들어가면 엔지니어는 일반적으로 3D 전체 파형 모델링 방법을 사용하여 더 높은 정확도를 얻는 경향이 있습니다.그러나 이것은 더 많은 컴퓨팅 리소스를 소비하고 시뮬레이션 시간을 증가시킵니다.이 문제를 완화하기 위해, 부서 및 병렬화 기술을 채택 할 수 있습니다.이와 관련하여, 유한 요소 분석 (FEM) 분석을 위해 Clarity 3D 솔버를 사용한 다음 Sigrity Xtractim 기술을 결합함으로써 각 분석의 결과는 주파수 응답을 기반으로 S 매개 변수 모델을 형성하여 달성합니다. 전체 시스템에 대한 전체 시스템 또는 설계의 정밀한 분석.

요약하다

기술 도약과 동시에 기술이 향상되었으며 디자이너에게 새로운 도전을 제시하는 것은 불가피합니다.Cadence Sigrity X의 날카로운 "날카로운 블레이드"로 DDR5 메모리와 새로운 도전으로가는 길에 엔지니어는 신호 무결성의 복잡한 문제에 침착하게 대처할 수있어 제품이 사양과 일치 할뿐만 아니라 성능, 미래의 혁신의 길에 또 다른 벽돌을 추가합니다.