Tin tức

EDA bao gồm tiêu chuẩn để hợp lý hóa kiểm tra và xác minh IC

Cũng như các công ty EDA, IP và SoC, năm nay, DAC DAC nổi bật bởi số lượng các cơ quan công nghiệp đang quảng bá thương hiệu công nghệ cụ thể của họ và thiết lập các tiêu chuẩn mà ngành công nghiệp nên tuân theo.

Accellera, cơ quan thúc đẩy các tiêu chuẩn thiết kế, mô hình hóa và xác minh cấp độ hệ thống, được liên kết với một số công ty hàng đầu của ngành công nghiệp, với các thông báo xung quanh các tiêu chuẩn EDA và IP.

Nhiệm vụ của Accellera là cung cấp một ngôn ngữ nền tảng để cải thiện thiết kế và xác minh và năng suất của các sản phẩm điện tử, Lu Dai, giám đốc kỹ thuật tại Qualcomm và chủ tịch Accellera cho biết về việc công bố Tiêu chuẩn Thử nghiệm và Kích thích Di động (PSS) 1.0 đã được phê duyệt. do tổ chức.

Đặc tả - có sẵn để tải xuống miễn phí - cho phép người dùng chỉ định mục đích và hành vi xác minh một lần và sử dụng chúng trên nhiều triển khai và nền tảng.

Tiêu chuẩn mới có sẵn ngay lập tức để Tải xuống miễn phí.

Nhiều người dùng có thể sử dụng một đại diện duy nhất cho các kịch bản kích thích và thử nghiệm cho kiểm tra SoC và số liệu bảo hiểm cho xác minh phần cứng và phần mềm ở các cấp độ tích hợp khác nhau và theo các cấu hình khác nhau để tạo mô phỏng, mô phỏng, tạo mẫu đồ họa và triển khai sau silicon.

Dai tin rằng tiêu chuẩn này sẽ có tác động sâu sắc đến ngành công nghiệp, vì nó chuyển trọng tâm từ xác minh cấp hệ thống và tăng năng suất của các nhà thiết kế bằng cách có thể sử dụng một đặc tả thử nghiệm có thể di động trên nhiều nền tảng để thiết kế và xác minh.

Tiêu chuẩn xác định ngôn ngữ dành riêng cho miền và các khai báo lớp C ++ tương đương về mặt ngữ nghĩa và tạo ra một đại diện duy nhất cho các kịch bản thử nghiệm và kích thích dựa trên ngôn ngữ lập trình hướng đối tượng, ngôn ngữ xác minh phần cứng và ngôn ngữ mô hình hóa hành vi. Kết quả có thể được sử dụng bởi toàn bộ nhóm thiết kế, từ các quy tắc xác minh, kiểm tra và thiết kế, và theo các cấu hình khác nhau và chọn các công cụ tốt nhất từ ​​các nhà cung cấp khác nhau cho các yêu cầu xác minh. Tiêu chuẩn sử dụng các cấu trúc gốc cho luồng dữ liệu, đồng thời và đồng bộ hóa, yêu cầu tài nguyên và trạng thái và chuyển tiếp.

Tại DAC, Cadence đã thông báo rằng công cụ thiết kế Perspec System Verifier của họ hỗ trợ tiêu chuẩn Kích thích và Thử nghiệm Di động. Một phần của bộ công cụ Verifier, nó tự động đóng cửa bảo hiểm SoC của ô tô, điện thoại di động và máy chủ, và cũng được tuyên bố là sẽ cải thiện năng suất thử nghiệm ở cấp hệ thống lên 10 lần.

Trình xác minh hệ thống Perspec cung cấp một cách tiếp cận dựa trên mô hình trừu tượng để xác định các trường hợp sử dụng SoC từ mô hình PSS và sử dụng sơ đồ hoạt động của Ngôn ngữ mô hình hóa thống nhất (UML) để trực quan hóa các thử nghiệm được tạo.

Các thử nghiệm Trình xác minh hệ thống Perspec được tối ưu hóa cho từng công cụ trong Bộ xác minh, bao gồm Mô phỏng logic song song Cadence Xcelium, Nền tảng mô phỏng doanh nghiệp Palladi Z1 và nền tảng tạo mẫu dựa trên nền tảng Protium S1. Công cụ này cũng tích hợp với nền tảng Đăng nhập hướng dẫn số liệu hướng dẫn sử dụng để hỗ trợ phạm vi sử dụng mới trong PSS. Nó tạo ra các thử nghiệm có thể sử dụng IP Xác minh (VIP), để nội dung xác minh có thể được sử dụng lại thông qua phương pháp PSS, để tăng tốc xác minh SoC.

Một công ty khác hỗ trợ PSS là Mentor. Công ty phát hành công cụ Questa inFact sắp tới sẽ hỗ trợ tiêu chuẩn. (Công ty đã tặng công nghệ Questa inFact của mình cho tổ chức vào năm 2014 và đó là cơ sở của tiêu chuẩn, tuyên bố của công ty.)

Nó tin rằng PSS sẽ tăng việc áp dụng kích thích di động vào sử dụng rộng rãi hơn, chủ đạo và giúp các kỹ sư IC hợp tác hiệu quả trong việc thiết kế các sản phẩm cho các thị trường mới và mới nổi, như trí tuệ nhân tạo (AI), giao tiếp không dây 5G và lái xe tự động.

Questa inFact sử dụng các kỹ thuật khai thác dữ liệu và học máy để tăng năng suất lên tới 40 lần, Mentor nói và qua nhiều giai đoạn phát triển IC. Các nhà thiết kế có thể hoàn thành phân tích hiệu suất và công suất ở cấp độ IC, các kỹ sư xác minh có thể đạt được mức độ bao phủ cao hơn trong thời gian ngắn hơn, trong khi các kỹ sư xác nhận có thể tích hợp hoàn toàn phần cứng và phần mềm và các kỹ sư kiểm tra có thể phân tích và tối ưu hóa môi trường kiểm tra hồi quy của họ, Mark Olen giải thích. quản lý nhóm tiếp thị sản phẩm, bộ phận Giải pháp xác minh IC Mentor.

Công ty đã tinh chỉnh công cụ để tuân thủ PSS khi nó phát triển và đã thêm công cụ học phân loại ứng dụng vào công nghệ Questa inFact dựa trên biểu đồ để cho phép nhắm mục tiêu các kịch bản chưa được xác minh. Điều này tăng tốc độ đáp ứng các mục tiêu bảo hiểm ở cấp độ khối IP và tăng tính hữu ích của kiểm tra kim loại trần ở cấp độ IC. Công cụ học hỏi từ mỗi kịch bản tiếp theo trong quá trình mô phỏng hoặc mô phỏng.

Việc áp dụng công nghệ khai thác dữ liệu mở rộng ứng dụng kích thích di động ngoài việc xác minh. Nó cho phép công cụ thu thập và tương quan hoạt động ở cấp độ giao dịch để mô tả các tham số hiệu suất thiết kế IC, chẳng hạn như hiệu suất và băng thông định tuyến của vải, độ trễ cấp hệ thống, độ liên kết bộ đệm, hiệu suất phân xử, thực thi không theo thứ tự và hiệu suất opcode. Nó cũng có thể phân tích và tối ưu hóa môi trường kiểm tra hồi quy, để tránh sự cần thiết của chu trình mô phỏng và mô phỏng.

Công cụ này có thể được sử dụng để tạo các kịch bản thử nghiệm UVM SystemVerilog cho vùng phủ sóng chức năng ở cấp độ khối IP với trình giả lập Questa, sau đó sử dụng lại các kịch bản thử nghiệm để tạo các thử nghiệm C / C ++ để tạo lưu lượng truy cập khi xác minh cấp độ IC với trình giả lập Veloce của công ty . Nó cũng có thể được sử dụng để tạo mã lắp ráp ở cấp hệ thống để xác minh tập lệnh và kịch bản C / C ++ để khám phá kiến ​​trúc với hệ thống tạo mẫu ảo Vista. Khi được sử dụng với bộ công cụ Tổng hợp cấp cao Mentor sườn Catapult, nó có thể tạo các kịch bản C / C ++ trước và kiểm tra RTL sau, tổng hợp hành vi.