Pati na rin ang mga kumpanya ng EDA, IP at SoC, ang DAC sa taong ito ay nakilala sa bilang ng mga katawan ng industriya na nagtataguyod ng kanilang partikular na tatak ng teknolohiya at nagtatag ng mga pamantayan na dapat sundin ng industriya.

Si Accellera, ang katawan na nagtataguyod ng disenyo ng antas ng system, modelo at pamantayan sa pag-verify, ay na-link sa ilang mga nangungunang kumpanya ng industriya, kasama ang mga anunsyo sa paligid ng mga pamantayan ng EDA at IP.

Ang misyon ni Accellera ay magbigay ng isang wika ng platform upang mapabuti ang disenyo at pag-verify at pagiging produktibo ng mga produktong elektronika, sinabi ni Lu Dai, senior director ng engineering sa Qualcomm at Accellera chair sa anunsyo ng Portable Test at Stimulus Standard (PSS) 1.0 na naaprubahan ng samahan.

Ang pagtutukoy - magagamit para sa libreng pag-download - pinapayagan ang gumagamit na tukuyin ang layunin ng pag-verify at pag-uugali nang isang beses at gamitin ang mga ito sa maraming mga pagpapatupad at platform.

Ang bagong pamantayan ay magagamit kaagad sa pag-download libre.

Ang isang solong representasyon ng mga sitwasyon ng stimulus at pagsubok para sa SoC test at saklaw ng pagsukat para sa hardware at software verification ay maaaring magamit ng maraming mga gumagamit sa iba't ibang mga antas ng pagsasama at sa ilalim ng iba't ibang mga pagsasaayos upang makabuo ng simulation, paggulo, protocol ng FPGA at pagpapatupad ng post-silikon.

Naniniwala si Dai na ang pamantayan ay magkakaroon ng "malalim na epekto" sa industriya, dahil pinapalitan nito ang pokus mula sa pag-verify ng antas ng system at pinatataas ang pagiging produktibo ng mga taga-disenyo sa pamamagitan ng kakayahang gumamit ng isang pagsubok na tumutukoy na portable sa maraming mga platform para sa disenyo at pag-verify.

Ang pamantayan ay tumutukoy sa isang wika na tukoy sa domain at kasamang semantically na katumbas ng C ++ na mga pagpapahayag ng klase, at lumilikha ng isang solong representasyon ng mga stimulus at mga sitwasyon ng pagsubok batay sa mga wika na naka-oriented na mga wika ng programming, wika ng hardware-verification at mga modelo ng pag-uugali sa pag-uugali. Ang resulta ay maaaring magamit ng buong koponan ng disenyo, mula sa pag-verify, disiplina sa pagsubok at disenyo, at sa ilalim ng iba't ibang mga pagsasaayos at piliin ang pinakamahusay na mga tool mula sa iba't ibang mga supplier para sa mga kinakailangan sa pagpapatunay. Ang pamantayan ay gumagamit ng mga katutubong konstruksyon para sa daloy ng data, kasabay at pag-synchronise, mga kinakailangan sa mapagkukunan at estado at paglilipat.

Sa DAC, inihayag ni Cadence na ang tool ng disenyo ng Perspec System Verifier ay sumusuporta sa pamantayan ng Portable Test at Stimulus standard. Bahagi ng suite ng Verifier ng mga tool, awtomatiko nito ang mga pagsasara ng automotive, mobile at server ng SoC, at inaangkin din na mapabuti ang pagiging produktibo sa antas ng pagsubok sa pamamagitan ng isang kadahilanan ng 10.

Ang Perspec System Verifier ay nagbibigay ng isang abstract na diskarte na batay sa modelo para sa pagtukoy sa mga kaso ng paggamit ng SoC mula sa PSS model at gumagamit ng mga diagram ng aktibidad na Pinag-isang Pinagsama-sama (UML) upang mailarawan ang mga nabuong pagsubok.

Ang mga pagsubok ng Perspec System Verifier ay na-optimize para sa bawat tool sa Verification Suite, kabilang ang Cadence Xcelium Parallel Logic Simulation, ang Palladium Z1 Enterprise Emulation Platform at ang Protium S1 FPGA-based prototyping platform. Sumasama rin ang tool sa vManager Metric-Driven Signoff platform ng kumpanya upang suportahan ang bagong saklaw ng case-case sa PSS. Bumubuo ito ng mga pagsubok na maaaring gumamit ng Verification IP (VIP), upang ang nilalaman ng pagpapatunay ay maaaring magamit muli sa pamamagitan ng pamamaraan ng PSS, upang mapabilis ang pagpapatunay ng SoC.

Ang isa pang kumpanya na sumusuporta sa PSS ay si Mentor. Ang kumpanya ng paparating na paglabas ng tool na Questa inFact ay susuportahan ang pamantayan. (Ibinigay ng kumpanya ang teknolohiya ng Questa inFact nito sa samahan noong 2014 at ito ang batayan ng pamantayan, inaangkin ng kumpanya.)

Ito ay naniniwala na ang PSS ay tataas ang pag-ampon portable stimulus sa mas malawak, pangunahing paggamit at tulungan ang mga inhinyero ng IC na mahusay na makipagtulungan sa disenyo ng mga produkto para sa bago at umuusbong na mga merkado, tulad ng artipisyal na intelektwal (AI), 5G wireless komunikasyon at autonomous na pagmamaneho.

Ang Questa inFact ay gumagamit ng pag-aaral ng makina at mga pamamaraan ng pagmimina ng data upang madagdagan ang pagiging produktibo hanggang sa isang kadahilanan ng 40, sabi ni Mentor, at sa maraming mga yugto ng pag-unlad ng IC. Maaaring kumpletuhin ng mga taga-disenyo ang pagganap at pagsusuri ng lakas sa antas ng IC, ang mga inhinyero ng pagpapatunay ay maaaring makamit ang mas mataas na antas ng saklaw sa mas kaunting oras, habang ang mga inhinyero ng pagpapatunay ay maaaring ganap na isama ang hardware at software, at ang mga inhinyero ng pagsubok ay maaaring suriin at ma-optimize ang kanilang mga kapaligiran sa pagsubok ng regression, ipinaliwanag ni Mark Olen. manager ng grupo ng marketing ng produkto, dibisyon ng Mentor IC Verification Solutions.

Ang kumpanya ay pinuhin ang tool upang sumunod sa PSS dahil ito ay nagbago at idinagdag ang inilapat na pag-aaral ng pag-uuri ng makina sa teknolohiyang nakabatay sa graphic na batay sa Questa upang paganahin ang pag-target ng mga senaryo na hindi napatunayan. Pinapabilis nito ang pagpupulong ng mga layunin ng saklaw sa antas ng IP block, at pinatataas ang pagiging kapaki-pakinabang ng hubad na pagsubok sa metal sa antas ng IC. Natuto ang tool mula sa bawat kasunod na senaryo sa panahon ng kunwa o pagtulad.

Ang application ng teknolohiya ng pagmimina ng data ay nagpapalawak ng aplikasyon ng portable stimulus na lampas sa pag-verify. Pinapayagan nito ang tool upang mangolekta at maiugnay ang aktibidad ng antas ng transaksyon upang makilala ang mga parameter ng pagganap ng disenyo ng IC, tulad ng kahusayan sa pag-ruta ng tela at bandwidth, latency ng system, antas ng cache, pagkakapag-arbitrasyon, out-of-order na pagpapatupad, at pagganap ng opcode. Maaari din itong suriin at i-optimize ang mga kapaligiran sa pagsubok ng regression, upang maiwasan ang pangangailangan para sa mga simulation at emulation cycle.

Ang tool ay maaaring magamit upang makabuo ng mga sitwasyon ng pagsubok ng UVM SystemVerilog para sa pagganap na saklaw sa antas ng IP block kasama ang Questa simulator, at pagkatapos ay muling gamitin ang mga senaryo ng pagsubok upang makabuo ng mga pagsubok na C / C ++ para sa pagbuo ng trapiko sa pag-verify ng antas ng IC kasama ang Veloce emulator ng kumpanya . Maaari rin itong magamit upang makabuo ng code ng pagpupulong sa antas ng system para sa pagtuturo-set na pagpapatunay at mga senaryo ng C / C ++ para sa paggalugad ng arkitektura kasama ang Vista virtual prototyping system. Kapag ginamit gamit ang Mentor's Catapult High-Level Synthesis toolet maaari itong makabuo ng mga sensyang C / C ++ bago, at mga pagsubok sa RTL pagkatapos, pag-uugali sa pag-uugali.