Beijing, 22 Oktober 2020 - Texas Instruments (TI) baru-baru ini meluncurkan seri baru regulator switching DC / DC kebisingan rendah dengan kompensasi manik ferit terintegrasi. TPS62912 dan TPS62913 memiliki 20 µV pada rentang frekuensi 100 Hz hingga 100 kHz_RMSKebisingan rendah, dan 10 µV_RMSRiak tegangan keluaran ultra-rendah memungkinkan para insinyur untuk menghilangkan satu atau lebih pengatur dropout rendah (LDO) dalam desain mereka, mengurangi konsumsi daya hingga 76% dan menghemat 36% ruang papan. Untuk informasi rinci, silakan merujuk kewww.ti.com/TPS62912-pr denganwww.ti.com/TPS62913-pr.

Dalam banyak aplikasi pengujian dan pengukuran presisi tinggi, medis, kedirgantaraan dan pertahanan, dan infrastruktur nirkabel, kebisingan catu daya adalah tantangan desain utama. Arsitektur catu daya kebisingan rendah tradisional mencakup konverter DC / DC; LDO kebisingan rendah, sepertiTPS7A52,TPS7A53 atau TPS7A54; Dan filter off-chip, seperti manik-manik ferit. Dengan mengintegrasikan kompensasi manik ferit, TPS62912 dan TPS62913 menggunakan manik-manik ferit yang ada di sebagian besar sistem sebagai filter efektif untuk menahan derau frekuensi tinggi, sehingga mengurangi riak tegangan output catu daya sekitar 30 dB dan menyederhanakan Desain catu daya. Jika Anda ingin memahami prinsip kerja konverter buck noise rendah, silakan baca artikel teknis "Gunakan konverter buck kebisingan rendah untuk mengurangi kebisingan dan riak ke tingkat yang lebih rendah. "

Dari 9 hingga 12 November 2020, TI akan menampilkan TPS62913 secara online di stan virtualnya di Munich Electronics Show di Jerman. Untuk informasi lebih lanjut, silahkan kunjungihttps://www.ti.com/about-ti/trade-shows/electronica.html.

Mengurangi kebisingan catu daya dengan mudah

Sistem presisi tinggi memerlukan power rail dengan noise rendah dan riak rendah untuk menjaga keakuratan dan integritas sinyal. TPS62912 dan TPS62913 keduanya memenuhi kedua persyaratan ini, dan memiliki rasio penolakan catu daya 65 dB pada frekuensi hingga 100 kHz. Selain itu, kesalahan tegangan keluaran dari rangkaian konverter step-down kurang dari 1%, yang membantu memastikan keakuratan tegangan keluaran yang ketat. Kedua konverter dapat menggunakan modulasi frekuensi spektrum tersebar untuk lebih melemahkan taji RF dan memungkinkan sinkronisasi dengan jam eksternal, sehingga insinyur dapat dengan mudah memenuhi tujuan rasio sinyal-ke-kebisingan (SNR) dan rentang dinamis bebas palsu (SFDR). Ini penting untuk aplikasi seperti pencitraan medis atau radar.

Memaksimalkan efisiensi sekaligus mengurangi konsumsi daya

Insinyur secara historis menghadapi trade-off antara kebisingan dan efisiensi saat menyalakan sirkuit analog yang sensitif. Menggunakan regulator switching saja akan menyebabkan kebisingan switching yang berlebihan, dan menambahkan LDO post-regulator untuk mengurangi kebisingan akan menyebabkan konsumsi daya tambahan, terutama pada arus beban tinggi. Efisiensi puncak TPS62912 dan TPS62913 setinggi 97%, memungkinkan para insinyur merancang penyaringan kebisingan tanpa LDO, mengurangi konsumsi daya hingga 76% - ujung depan analog (AFE) dirancang menjadi 1,8 W, menggunakanADC12DJ5200RFDesain konverter analog-digital bandwidth sama (ADC) adalah 1,5W. Ini berarti bahwa dibandingkan dengan arsitektur catu daya dengan kebisingan rendah tradisional, efisiensi meningkat masing-masing sebesar 20% dan 15%. Baca manual aplikasi "Gunakan TPS62913 low ripple dan konverter buck noise rendah ke ADC yang peka terhadap noise",untuk mengetahui lebih banyak informasi.

Menghemat ruang papan dan biaya sistem secara keseluruhan

Dengan menggunakan TPS62912 atau TPS62913 dalam desain, insinyur tidak hanya dapat menghilangkan regulator linier, tetapi juga komponen pasif terkait, yang dapat menghemat sekitar 20mm per LDO.²Area papan sirkuit tercetak (PCB). Biasanya desain yang menggunakan LDO tunggal dapat menghemat 36% ruang PCB. Selain itu, fungsi kompensasi manik ferit terintegrasi dari konverter buck dapat membantu teknisi mengurangi jumlah keseluruhan komponen DC / DC dan menghilangkan dua kapasitor dan dua resistor dari desainnya untuk lebih mengurangi biaya sistem secara keseluruhan dan mempersingkat waktu desain.